Counter Up – Counter Down dan Register Geser seri - Register Geser paralel

   Counter

 

Pencacah turun naik (counter up down)

Counter juga disebut pencacah atau penghitung yaitu rangkaian logika sekuensial yang digunakan untuk menghitung jumlah pulsa yang diberikan pada bagian masukan. Counter digunakan untuk berbagai operasi aritmatika, pembagi frekuensi, yang pengembangannya digunakan luas dalam aplikasi perhitungan pada instrumen ilmiah, kontrol industri, komputer, perlengkapan komunikasi, dan sebagainya .

Counter tersusun atas sederetan flip-flop yang dimanipulasi sedemikian rupa dengan menggunakan peta Karnough sehingga pulsa yang masuk dapat dihitung sesuai rancangan. Dalam perancangannya counter dapat tersusun atas semua jenis flip-flop, tergantung karakteristik masing-masing flip-flop tersebut.
Dilihat dari arah cacahan, rangkaian pencacah dibedakan atas pencacah naik (Up Counter) dan pencacah turun (Down Counter). Pencacah naik melakukan cacahan dari kecil ke arah besar, kemudian kembali ke cacahan awal secara otomatis. Pada pencacah menurun, pencacahan dari besar ke arah kecil hingga cacahan terakhir kemudian kembali ke cacahan awal. 


Tiga faktor yang harus diperhatikan untuk membangun pencacah naik atau turun yaitu:

 (1) pada transisi mana Flip-flop tersebut aktif. Transisi pulsa dari positif ke negatif atau sebaliknya,
 (2) output Flip-flop yang diumpankan ke Flip-flop berikutnya diambilkan dari mana. Dari output Q atau Q,
 (3) indikator hasil cacahan dinyatakan sebagai output yang mana. Output Q atau Q. ketiga faktor tersebut di atas dapat dinyatakan dalam persamaan EX-OR.

UP counting

DOWN counting

A	B	C	Desimal	A	B	C	Desimal
0	0	0	0	1	1	1	7
0	0	1	1	1	1	0	6
0	1	0	2	1	1	0	5
0	1	1	3	1	0	0	4
1	0	0	4	0	1	1	3
1	1	0	5	0	1	0	2
1	1	0	6	0	0	1	1
1	1	1	7	0	0	0	0

Tabel Kebenaran untuk Up Counter dan Down Counter

 

Rangkaian Up/Down Counter merupakan gabungan dari Up Counter dan Down Counter. Rangkaian ini dapat menghitung bergantian antara Up dan Down karena adanya input eksternal sebagai control yang menentukan saat menghitung Up atau Down. Pada gambar 4.4 ditunjukkan rangkaian Up/Down Counter Sinkron 3 bit. Jika input CNTRL bernilai ‘1’ maka Counter akan menghitung naik (UP), sedangkan jika input CNTRL bernilai ‘0’, Counter akan menghitung turun (DOWN).

2.Counter Down Sinkron Modul 8 dengan JKFF.
  

Rangkaian counter down sinkron modul 8 dengan JKFF. rangkaiannya dapat dilihat table kebenaran dibawah ini :

D2	D1	D0	Desimal
1	1	1	7
1	1	0	6
1	0	1	5
1	0	0	4
0	1	1	3
0	1	0	2
0	0	1	1
0	0	0	0

Tabel kebenaran counter down sinkron modul 8

    

     kesimpulannya adalah rangkaiannya hampir sama dengan counter up sinkron modul 16 dengan JKFF, hanya saja satu JKFF sengaja saya hilangkan sehingga hanya 3 bit data (tanpa dihilangkan juga tidak menjadi masalah), maka menjadi modul 8, dan keluarannya diganti yang tadinya Q dipindah ke pin Qnot atau Q' lalu rangkaian ini akan mengeluarkan bit-bit data yang terbalik dari counter up yaitu akan mengcounter turun dari 7 hingga 0. Setelah kita bahas tentang counter sinkron dengan JKFF, sekarang kita bahas tentang counter Asinkron dengan JKFF

  

    Register Geser

Register geser disusun dengan merangkaikan flip-flop satu sama lain.Register geser sering digunakan untuk menyimpan data sesaat. Contoh khusus register geser dalam kehidupan sehari-hari adalah kalkulator. Bila anda memasukkan masing-masing digit pada papan tombol, angka pada peraga dapat bergeser ke kiri, kekanan ataupun sekaligus.

 

Register geser adalah salah satu jenis rangkaian logika
sekuensial, sebagian besar penyimpanan dari data digital menggunakan metode ini.
Register geser adalah suatu kelompok flip-flop yang dihubungkan dalam satu
rantai sehingga output flip-flop menjadi input dari flip-flop selanjutnya.
Kebanyakan register tidak mempunyai sekuensi internal karakteristik dari keadaan.
Semua flip-flop dikendalikan dengan clock pada umumnya, dan semuanya me-set
atau reset dengan simultan.

Register geser
Serial In – Serial Out (SISO)

Dasar register geser empat-bit
dapat dirangakai dengan menggunakan empat D flip-flop, seperti yang
diperlihatkan di bawah. Pengoprasian rangkaian terlihat seperti yang dijelaskan
berikut. Pertama-tama register di-clear, memaksa keempat output
bernilai nol. Input data kemudian diterapkan secara sekuensial dengan D input
dari flip-flop yang pertama di kiri (FF0). Selama pulsa clock,
satu bit ditransmisikan dari kiri ke kanan. Menerima suatu kata data menjadi
1001. Least significant bit (LSB) data telah digeser lewat register dari FF0 ke
FF3.

Dalam penerimaan untuk mendapat
data keluar dari register, mereka harus digeser keluar dengan serial. Ini dapat
dilakukan dengan merusak atau tidak merusak. Jika merusak output susunan yang
dapat dibaca (destructive readout),
data asli hilang dan pada akhir putaran data, semua flip-flop di-reset
pada nol.

 

 

Untuk menghindari kehilangan
data, suatu susunan pembacaan yang tidak merusak (non-destructive
reading) dapat dilakukan dengan menambah dua gerbang AND, sebuah
gerbang OR dan sebuah inverter pada sistem. Susunan rangkaian ditunjukan dibawah. 

 

 

Data di angkut pada register
saat garis kontrol tinggi (HIGH dengan kata lain WRITE). Data dapat di geser
keluar dari register saat garis kontrol rendah ( LOW dengan kata lain READ). Ini
ditunjukan dalam animasi di bawah.

Artikel ini bersumber dari;

http://baskarapunya.blogspot.co.id/2014/03/rangkaian-counter-dengan-jk-flip-flop.html

http://adityarizki.net/2011/07/05/tutorial-teknik-digital-rangkaian-pencacah-counter/

http://teknicalcomputer.blogspot.co.id/2015/06/pencacah-turun-naik-counter-up-down-dan.html

http://yudiarfan2035.blogspot.co.id/2016/05/register-geser.html

http://www.eelab.usyd.edu.au/digital_tutorial/part2

http://www.electronics-tutorials.ws/sequential/seq_6.html